数字IC设计 Verilog硬件描述语言

数字IC设计 Verilog硬件描述语言
PLI步步为营 -- 一、PLI概述
PLI步步为营 -- 二、PLI中的helloworld程序
Verilog PLI教程 --- 第七部分 VPI 函数
Verilog PLI教程 --- 第五部分 PLI例子
Verilog PLI教程 --- 第三部分 PLI 程序
Verilog PLI教程 --- 第二部分 编写PLI应用程序
Verilog PLI教程 --- 第一部分 介绍
Verilog学习笔记(More)
Verilog设计经验点滴
Verilog HDL 程序举例 -- 7段译码器
Verilog HDL的基础知识
verilog HDL笔记更新
用Verilog HDL实现I2C总线功能
提高NC-Verilog仿真效率的技巧
Verilog Pli的基本使用方法(modelsim)
基于Verilog的SMBus总线控制器的设计与实现
SystemVerilog语言简介(一)
SystemVerilog语言简介(二)
SystemVerilog语言简介(三)
SystemVerilog语言简介(四)
使用Verilog实现基于FPGA的SDRAM控制器
基于Verilog HDL的CMOS图像敏感器驱动电路设计
Verilog HDL源程序库
基于Verilog-HDL的轴承振动噪声电压峰值检测
中文版Verilog HDL简明教程(1、2）
中文版Verilog HDL简明教程(3）
中文版Verilog HDL简明教程(4）
中文版Verilog HDL简明教程(5）
Verilog HDL 入门教程习题解答
Verilog HDL行为建模具体实例
Verilog HDL行为建模--- 过程赋值语句
Verilog HDL行为建模--- 顺序语句块
Verilog HDL 行为建模
Verilog HDL 数据流建模具体实例
Verilog HDL 数据流建模--*-阻塞赋值语句
Verilog HDL 数据流建模 --连续赋值语句
verilog HDL 结构化建模具体实例
Verilog HDL 结构建模实例化语句
Verilog HDL 结构建模--模块端口
Verilog HDL 结构建模--模块定义结构
Verilog HDL条件语句
Verilog HDL 连接运算符
Verilog HDL 条件运算符
Verilog HDL 按位逻辑运算符
Verilog HDL逻辑运算符
Verilog HDL算术运算符
Verilog HDL数据类型
Verilog HDL数字值集合
Verilog HDL 的书写格式
Verilog HDL 中有两种注释的方式
Verilog HDL 基本语法--标识符
Verilog HDL 中三种建模方式
Verilog HDL时延
Verilog HDL 建模概述
Verilog HDL 主要功能list
Verilog HDL 语言概述
Verilog HDL发展历史
Verilog HDL 简介
硬件描述语言
Verilog HDL入门教程
Verilog HDL第五章习题
Verilog HDL奇偶电路
Verilog HDL主从触发器举例
Verilog HDL 2-4解码器举例
Verilog HDL简单示例
Verilog HDL隐式线网
Verilog HDL实例数组
Verilog HDL门时延
Verilog HDL双向开关
MOS开关
Verilog HDL上拉、下拉电阻
Verilog HDL的三态门
Verilog HDL的多输出门
Verilog HDL的多输入门
Verilog HDL中的内置基本门
Verilog HDL第四章习题
Verilog HDL表达式种类
Verilog HDL连接和复制操作

Verilog HDL移位操作符
Verilog HDL归约操作符
按位操作符
Verilog HDL逻辑操作符
Verilog HDL相等关系操作符
Verilog HDL关系操作符
Verilog HDL无符号数和有符号数
Verilog HDL算术操作结果的长度
Verilog HDL操作符集
Verilog HDL操作数
Verilog HDL第三章习题
Verilog HDL参数描述及举例
Verilog HDL的real和realtime类型
time类型
Integer寄存器类型
存储器
Verilog HDL中reg寄存器类型
Verilog HDL寄存器类型表示
Verilog HDL中向量和标量线网
Verilog HDL中未说明的线网
supply0和supply1线网
tri0和tri1线网
trireg线网
wand和triand线网
Verilog HDL中wor和trior线网
Verilog HDL的wire和tri线网
Verilog HDL线网类型
Verilog HDL字符串表示
Verilog HDL中的实数形式
Verilog HDL整型数
Verilog HDL值集合
`celldefine 和 `endcelldefine
`unconnected_drive和`nounconnected_drive
`timescale
`resetall
`include
`include
`default_nettype
`ifdef、`else 和`endif
`define 和`undef
Verilog HDL编译指令
Verilog HDL系统任务和函数
Verilog HDL中的注释
Verilog HDL中的标识符
Verilog HDL第二章习题
Verilog HDL设计模拟
Verilog HDL混合设计描述方式
Verilog HDL结构化描述形式
Verilog HDL行为描述方式
Verilog HDL数据流描述方式
Verilog HDL的时延
Verilog HDL主要能力
Verilog HDL发展历史
Verilog HDL简介
中文版Verilog HDL简明教程
中文版Verilog HDL简明教程：第2章 HDL指南
中文版Verilog HDL简明教程：第3章 Verilog语言要素
中文版Verilog HDL简明教程：第4章 表 达 式
中文版Verilog HDL简明教程：第5章 门电平模型化
中文版Verilog HDL简明教程：第1章 简介
Verilog HDL参考文献、书目：收集国内出版发行的Verilog HDL教程与相关文献
中文版Verilog HDL简明教程
HDL编码风格与编码指南