数字IC设计 VHDL硬件描述语言

数字IC设计 VHDL硬件描述语言
编码风格 --- 与综合相关
编码风格 --- 注释
编码风格 --- 编写风格
硬件描述语言HDL的现状与发展
硬件描述语言(HDL)的基础知识及其应用
谈VHDL/Verilog的可综合性以及对初学者的一些建议
在PLD开发中提高VHDL的综合质量
硬件描述语言HDL的现状与发展
在PLD开发中提高VHDL的综合质量
VHDL中Loop动态条件的可综合转化
The VHDL Golden Reference Guide
HDL模块指南
VHDL 程序举例大全-组合逻辑
VHDL 程序举例大全-时序逻辑
VHDL 程序举例大全-基本语法
VHDL 程序举例大全-存储器举例：(注3)
active hdl与Foundation
Verilog中模组（module)的概念
Candence psd14 如何安装?
HDL与PLD/FPGA参考书籍
可编程逻辑器件的发展历程及概述
VHDL有关的书籍
状态机举例
学习HDL的几点重要提示
Verilog讨论组精彩内容摘录(一)
Verilog讨论组精彩内容摘录(二)
Verilog讨论组精彩内容摘录(三)
基于FPGA的FIR滤波器的实现
中文版Verilog HDL简明教程
HDL语言
行为描述
关於motion.h里的一些疑问
脚位需要全都定义上去或只需部分即可？
电路排版时在MAP时产生失败现象
结构描述
安装VHDL Foundation 光碟片注意事项
HDL仿真软件
HDL开发流程
Hardware
VHDL设计中电路简化问题的探讨
Verilog 设计初学者例程一 时序电路设计
选择VHDL还是verilog HDL？
HDL与原理图输入法的关系
FPGA设计中的编程技巧
集成的PLD/FPGA开发环境
HDL逻辑综合软件
HDL其他相关软件
SyStemC架起了桥梁
synopsys经典教程
经典电路的设计
Verilog 设计初学者例程一 时序电路设计
cadence ic design 5.0.3.3软件下载
HDL前端输入与系统管理软件
VHDL介绍
怎么用AHDL暂存一组数据
电子设计自动化中的硬件描述语言
protel99se与VHDL
格雷码转自然码的VHDL实现
Verilog与VHDL
讲讲characterize命令
两个Process中对同一个信号赋值
密码刷新输出电路
奇数次分频器
PLC的英文全称是什么
双时钟计数器
实际应用时Verilog在许多方面强于VHDL
格雷码计数器用vhdl怎样实现？
Instantiating LPMs in Verilog
PLC与FIELD BUS
关于systemverilog的透彻分析
LVDS Example
LATCH的产生
instantiating the lpm_ram_dq component
Synplicity网站有Synplify7.01
采用基于C语言的设计流优化语音识别芯片结构设计
WEBPACK是免费的开发工具
VLSI设计方法和工具的发展
5分频的摸块用Active HDL如何设计？
X_HDL3 VERILOG to VHDL
Active HDL 4.2 876的注册文件
对systemc的看法
关于写Verilog的一点建议
编了个计数器程序与TESTBENCH